

采用分时开关改善串并型

A/D转换器的性能*

沈国光 金圣经

(长春物理研究所)

一、通常的串并型A/D转换器

为了获得高速高精度模数转换器,人们常常采用串并型方案,使每一串联级经过比较后不是输出一位而是同时输出若干位,以较少的设备,在较短的时间内获得较多比特的数字。图1是通常的12位串并型A/D转换器的简化框图。

模拟输入信号 V_{in} 在第一级经多阈值A/D转换器中七个不同量化电平阈值比较器比较后,得到三位数字信号。此三位数字一方面作为最终12位数字的最高三位数字 2^{-1} 、 2^{-2} 、 3^{-3} 输出,另一方面通过D/A解码网络,重新转换为模拟信号 V_{F1} , V_{in} 与 V_{F1} 之差送至第一个运算放大器 A_1 放大8倍,然后在第二级比较,情况与第一级同,获得次高三位数字 2^{-4} 、 2^{-5} 和 2^{-6} ,然后再经相同转换过程,直至取得全部12位数字 2^{-1} 、 2^{-2} …… 2^{-12} 。




图1 12位串并型A/D转换器简化框图

这样的典型串并型A/D转换器,从原理上来说性能是比较优越的,但是在实际制作上却存在着零点漂移,运算放大器易处于饱和状态,信号中出现尖峰噪声干扰和整机容易产生寄生振荡等一系列令人讨厌的问题。

零点漂移,长期以来一直是A/D转换器中的一个麻烦问题。它主要是由模拟通道中一些部件的不稳定性引起的。精心设计运算放大器,解码网络,模拟开关,认真挑选精密电阻以减小个别部件的偏移,可以收到一定效果,但很不实用,因此实际上往往需要另外附加一些元件来进行偏移校正。

由于比较器、编码器中的各部门电路、触发器和解码器等部件对于信号均存在着不同程度的时间延迟,因此 V_{F1} 信号较 V_{in} 要晚些时候出现在放大器 A_1 的输入端,这样就往往使

*此文发表在“电子技术应用”1982年第8期

A_1 处于过饱和状态, 同样道理, A_2 、 A_3 也经常在许多时间内处于过饱和状态。运算放大器从过饱和状态恢复到正常工作状态需要相当长的时间, 故这种情况严重地限制了整个装置的运转速度。在各个运算放大器内部添加附件可以减少其饱和深度, 缩短过饱和恢复时间, 但是并不能从根本上消除过饱和现象。

尖峰噪声则是由于开关元件中存在的寄生电容在开关闭合、开启的瞬间、具有过渡过程的充放电而引起的。这种尖峰噪声混杂进模拟信号中, 严重地影响了转换器的精度, 过大的尖峰噪声甚至会使放大器进入过饱和状态。

由于各级共同使用各种电源, 前后各级易相互影响, 甚至产生寄生振荡, 使整个装置无法工作。

针对以上几个问题, 我们提出了运用分时开关的设想。

二、分时开关的结构

从既提高分辨率, 又提高速度二方面考虑, 我们设计的串并型模数转换器各级所包含的D/A转换器均采用了倒置梯形解码网络结构。

常用的梯形电阻网络D/A转换器, 其电阻网络位于模拟电压开关与运算放大器之间, 大致结构如图2所示。

这种结构, 在对电阻元件的选择上, 速度和精度之间的矛盾十分突出, 而改变这种安排, 采用倒置梯形结构, 这种矛盾就缓和得多了, 图3示出其大致结构。




图2 梯形电阻网络D/A转换器示意图




图3 倒置梯形电阻网络解码器

由于运算放大器的求和点十分接近于地电位, 所以 $S_1 \sim S_n$ 各开关仅仅在二个地电位之间控制电流的流向, 而梯形网络中的电流始终保持不变, 从而大大减小了梯形网络中电阻的寄生电感、电容对D/A转换器动态性能的影响。这样, 为提高解码精度, 就可以将梯形电阻的阻值用得较大, 以减小开关导通电阻引入的误差。在这里, 开关转变为电流型。但是采用倒置梯形网络, 也带来了新的问题, 即尖峰噪声将直接进入运算放大器求和点, 对模拟信号影响严重。

根据我们所用的D/A网络的这一特点, 我们采用MOS场效应管电流型分时开关。图4是它的结构简图。

分时开关和倒置梯型网络中的电流开关采用互相同步的控制信息来驱动。

这种串并型电流开关比使用单个串联开关优越之处与D/A网络中的电流开关相类似: 使信号源负载阻抗基本保持不变; 使运算电阻对转换器速度的影响大大减小; 开关泄漏电流

也减至最小；开关偏移在通断两种情况下相同，从而可以进行补偿；电阻始终接地使噪声比不接地要小。

增添补偿电容，经过细心调节，可以减小注入求和点的尖峰噪声。而分时开关的插入使 V_{in} 和 V_{ri} 同时到达运算放大器求和点，既防止了放大器进入过饱和状态，又使 V_{in} 和 V_{ri} 两路信号中混杂的尖峰噪声由于相位相反可在一定程度上相互抵消。

再者分时开关的引入使模拟信号间断地送入各放大器，起到类似于斩波器的作用，切断了直流通路，大大减小了整个装置的零点漂移。各级运放的工作波形如图 5 所示。

下面我们分析一下分时开关的插入对于转换精度的影响。分时开关的等效电路可用图 6 来表示。




图4 电流型分时开关设置示意图




图5 各级运算放大器工作波形示意图




图6 串并型分时开关等效电路图

图中 R_g 即为运算电阻； R_{on} 为分时开关管导通电阻； e_i 为送入运放输入端信号。

由于所用运算放大器具有 140db 左右的开环增益，闭环增益不到 20db，具有极强电压并联负反馈，因而 R_L 基本接近于零。 R_{on} 通常为数十欧姆， R_{off} 大于 10^8 欧姆。 R_g 选为 25 千欧。

开关接通时，输出信号为：

$$e_o = \frac{R_L}{R_{on} + R_{on1} + R_g} \cdot e_i \quad (R_{off} \ll R_{on} + R_L)$$

由于 R_{on} 的温度不稳定性引起的 e_o 变化可表示为：

$$\Delta e_o = - \frac{R_{on} \cdot e_o}{R_L + R_{on} + R_g} \cdot \left(\frac{\Delta R_{on}}{R_{on}} \right)$$

$$\frac{\Delta e_o}{e_o} = - \frac{R_{on}}{R_g} \cdot \left(\frac{\Delta R_{on}}{R_{on}} \right)$$

R_{on} 的温度特性可由下式给出

$$R_{on}(T) = R_{on}(T_0) \left(\frac{T}{T_0} \right)^K$$

式中, T 、 T_0 为绝对温度; K 为常数, 对于N沟道硅 K 为2.5, P沟道硅 K 为2.7。
由上式, 在室温附近 30°C 范围内, N型硅, 每变化 1°C R_{on} 的变化率为0.93%, 实际测量值 25°C 时温度系数为0.6%。

所以 25°C 时, 输出 e_o 的变化为:

$$\frac{\Delta e_o}{e_o} = - \frac{50}{25K} \times 0.6\% = -1.2 \times 10^{-3}\%$$

(设 $R_{on} = 50\Omega$)

以温度系数为1%计算,

$$\Delta e_o / e_o = -2 \times 10^{-3}\%$$

开关断开时, 由于 $R_{on} \ll R_g$, 故串联的场效应管的漏极十分接近地电位, 而其源极接运放求和点, 也基本接近地电位, 故漏、源两极基本处于同电位, 因而漏源之间的泄漏电流极小 ($\ll 1\text{nA}$)。

由上分析可见, 分时开关的插入, 使温度不稳定性本身引起的漂移误差极小, 远不致于超过最小分辨电压, 只要在运放反馈电阻中进行适当的补偿, 并不影响转换器的精度。由于切断了前后各级的直流通路, 大大提高了整个装置克服零漂的能力, 与此同时, 也大大减小了各级间的相互耦合程度, 只要整机布线进行合理安排, 可有效地消除寄生振荡。

三、开关的选择

为减小由于分时开关的插入而带来的误差, 尽量选用导通电阻小的元件, 为了尽量减小开关断开时进入求和点的泄漏电流, 又必须采用开关电阻大的元件, 另外还要考虑开送速度等等。综合以上几个因素, 选用N沟道MOS场效应管3DOK—B。作为电流开关它具有50欧姆以下的导通电阻。在通常的使用条件下, 泄漏电流 $< 1\text{nA}$, 但是在我们的转换器中, 由于其源极、漏极和基片都处于地电位, 几乎没有泄漏电流。

为了减少给系统带来误差, 我们对分时开关的导通电阻进行了精心选择, 使之不仅二个管子本身的 R_{on} 大致相等, 而且与梯形网络的电流开关的导通电阻也相匹配。这样做的目的是便于在运算放大器反馈电阻 R_F 中进行统一的补偿, 以保证各级运算放大器的增益精确地为8倍。

四、实验的结果

各级运算放大器的求和点之前插入串并型电流分时开关以后, A/D转换器的性能获得了显著的改善, 这由我们研制的每秒10万次, 字长12位的A/D转换器得到了验证。

在未采用这种分时开关之前, 为使各个运放由饱和状态恢复正常工作状态需花费近 $1\mu\text{s}$ 的时间, 至少我们不得不把转换速度降至7.5万次/秒, 才能使装置正常工作。而现在各级总的转换时间才占 $1\mu\text{s}$ 。

在未采用分时开关之前,整机零漂现象十分严重,总偏移超过三位,即精度低于千分之四,而将这种开关用进装置后,则完全满足了万分之二的要求,省去了偏移校正网络。只要事先将各级零点进行认真调节,整机在工作过程中,毋须再次调节。寄生振荡现象也得到有效抑制。

尖峰噪声原来达到使放大器进入饱和状态的程度,加进分时开关,并增添补偿电容后,尖峰噪声幅值大大下降,不致影响正常工作。如图7所示。



图7 运放实际输出电压波形

实验证明运用这种电流型分时开关对于改善串并型高速高分辨率A/D转换器的性能是很有益处的。

参 考 文 献

- [1]. H. Schmid《Electronic Analog/Digital Conversions》
VAN NOSTRAND REINHOLD COMPANY, 1970年9月
- [2]. 户室晃一《トランジスタ直流増幅器》株式会社, 产报 1966年9月12日 P. 104

SUE TIME-SHAREING SWITCH IMPROVED THE CHARACTERISTIC OF THE SERIES- PARALLEL A/D CONVERTER

Shen Guo-guang, Jin Sheng-Jing

(Chang Chun Institute of Physics,)

Abstract

This paper described the zero drift and their common problems of the usual series-parallel A/D converter, and set forth a scheme to improve the characteristic, in which there are time-sharing switches before every series-parallel stages. The experiment results have showed that this method is effective. To resolve the contradictionary between speed and precision the A/D converter is framed by inverted-ladder networks to keep the current of inverted-ladder constant, so that reducing a great deal the effect on ladder network's dynamic character caused by parasitic inductance and capacitance in ladder net-

work's resistors. But the switches top noise can enter into the summation point operational amplifier's through inverted-ladder exerting a serious influence on analog signals.

The current switches in time-sharing and inverted-ladder network are driven by synchronous signals. Precise adjustment may reduce the top noise in summation point. Time-sharing switches can not only prevent the amplifiers to super-saturation but also depress the top noise because of the contrary phases of the signals come from two passages. The analog signals, which are sent interruptedly to every amplifiers, which are sent interruptedly to every amplifiers, are similar chopper so it reduce a lot of the zero drift of whole equipment, it is also effective to increase of converting speed and preventing parasitic oscillation.