

高速高精度A/D转换器*

金圣经 沈国夫 郭洪德

张曙之 刘凤荣

(长春物理研究所)

一、概 述

模—数转换电路用来实现实际的模拟量领域和仿真的数字领域间的转换,即A/D转换器将输入的模拟电压或电流转换为数字量输出,而D/A转换器则把数字量转换为模拟电压或电流。

在理想的A/D转换器中,输出数字信号 X 同模拟量 V_x 和模拟参考量 V_R 的关系为

$$X = [V_x/V_R] \quad (1)$$

其中 $[]$ 和 $()$ 表示 X 值在其分辨率内最接近于 V_x/V_R 。如果 X 值表示一个小于1的二进制数,则式(1)可写成:

$$V_x \approx V_R [a_1 2^{-1} + a_2 2^{-2} + \dots + a_n 2^{-n}] \quad (2)$$

这就是A/D转换器要完成的模拟信号整量化表达式。

无论输入是直流信号还是交流信号,都会产生整量化误差。整量化误差是由数字输出信号用于逼近模拟电压的最小增量决定的。整量化误差 ΔV_x 的定义为:

$$\Delta V_x = V_x/r^n \quad (3)$$

其中, r 为基数, n 为数字量 X 的位数。

另一种误差是采样误差,这种误差只有当输入信号为时间函数时才会出现。

A/D转换器的种类很多,按工作方式大致可分为直接式A/D转换器和间接式A/D转换器;按性能指标又可分为普通A/D转换器,高速A/D转换器,高精度A/D转换器以及高速高精度A/D转换器。

一个A/D转换器在数学上是一个编码器。直接式编码器直接地把模拟信号转换成数字信号,而间接式A/D转换器,则首先将模拟信号转换成一种半模拟半数字式的中间信号,然后把中间信号转换成纯数字信号。通常,转换器是依赖于高速的电路和元件得到高的转换速度的,而其转换精度的提高往往是以降低速度为代价的,因此选择电路形式必须充分考虑到两者间的关系。

分析各种转换技术的特点^[1,2]可知,只考虑转换的精度和速度时,多阈值A/D转换器、变基准级联式A/D转换器、级联式模拟量—纯二进制码转换器、级联式模拟量—葛莱码转换器以及局部级联式A/D转换器等均能采用,但是为了解决速度和硬设备间的矛盾,即降低费用,我们倾向于采用局部级联式A/D转换器(即串并行A/D转换器)。

从理论上讲,任何一种A/D转换技术都可用于局部级联式系统,但是其中有些并不提供

*此文登在“电子学通讯”第3卷第4期,1981,10。

任何优点。如用3个4位逐次逼近式A/D转换器或3个4位的循环式转换器构成的局部级联式A/D转换器就无任何优点。这是因为在转换精度和速度上不但没有改进，反而还要增加元件的数量。如果用3个4位变基准式转换器构成的局部级联式转换器，则将以较少设备量获得比12位变基准式A/D转换器精度更高的效果，仅仅在转换速度上稍有减慢。特别是对于一个普通的局部级联式“4×3”多阈值编码器来说，在不牺牲精度而仅仅损失一点速度（效耗在4级电路的传输时间上）的情况下，设备的减少是惊人的。它只需28个比较器，而直接的12位多阈值比较器则需要4096个比较器。一个(m×n)位局部级联式A/D转换器可用m个相同的n位A/D转换器，(m-1)个相同的D/A转换器以及(m-1)个运算放大器组成。我们采用的是“4×3”局部级联式多阈值A/D转换器。

二、局部级联式多阈值A/D转换器

(即串并型A/D转换器)的工作原理

“4×3”局部级联式多阈值A/D转换器的逻辑结构如图1所示。其工作原理简述如下：




图1. “4×3”局部级联式多阈值A/D转换器逻辑图

模拟输入信号 V_x 首先在第一级的3位(A/D)₁编码器中经7个不同整量化电平(0.5、1.0、1.5、2.0、2.5、3.0、3.5)的阈值比较器比较后，得到3位数字信号。此3位数字一方面作为最终的12位数字的最高3个有效位 2^{-1} 、 2^{-2} 和 2^{-3} 输出，另一方面通过3位解码器(D/A)₁，再转换为精确的模拟信号 V_{F1} ，差值($V_x - V_{F1}$)送至运算放大器 A_1 放大8倍。所以 A_1 的输出电压为：

$$V_2 = 8(V_x - V_{F1}) \quad (4)$$

V_2 经(A/D)₂转换成3个次高位有效数字 2^{-4} 、 2^{-5} 和 2^{-6} ，并通过(D/A)₂转换成 V_{F2} 。(V₂ - V_{F2})经 A_2 放大8倍，于是得到 A_2 的输出 V_3 ：

$$V_3 = 8(V_2 - V_{F2}) \quad (5)$$

接下去， 2^{-7} 、 2^{-8} 和 2^{-9} 3位也同样方式由(A/D)₃产生，而(D/A)₃产生 V_{F3} 。放大器 A_3 的输出 V_4 为：

$$V_4 = 8(V_3 - V_{F3}) \quad (6)$$

该电压被(A/D)₄转换成3个最低有效位 2^{-10} 、 2^{-11} 和 2^{-12} 。很明显(D/A)₄不再需要，因为($V_4 - V_{F4}$)不再继续分辨。

这种转换器的特点是：

(1) 第一级的精度是最关键的，它主要地决定整个装置的精度，第二、第三和第四级

所允许的误差可分别为第一级误差的8、64和512倍。

(2) 各级输出 V_{i+1} 是输入 V_i 的函数，为锯齿电压关系⁽⁶⁾，如图2所示。




图2. 各级输出均是输入的函数，为锯齿形 (a) 增益=8 (b) 增益<8 (c) 增益>8

(3) 3位D/A转换器和运算放大器的增益必须是精确的。

(4) 通过鉴别锯齿波电压是大于 V_L 或小于零可检测前级3位A/D转换器中的误差，从而采取校正措施。

三、技术要点

为了在低费用条件下实现高速高精度A/D转换，我们在局部级联式多阈值A/D转换方式中主要运用了如下几方面的技术。

1. 误差校正。

优质A/D转换器除了基本的静态精度限制之外，主要局限是转换单元的瞬态特性。如，必须在D/A梯型网络的输出达到特定的静态值之后才能进行下一级比较，否则接着进行的比较将可能是错误的，从而可能产生误差。又如，在整个比较期间内，如果运算放大器没有足够的恢复时间，那么其输出不仅反映输入 V_i 和新的梯形网络输出 V_{Fi} 的差，而且也反映因运算放大器饱和而产生的剩余值。

为了克服这些局限性，我们采用误差校正技术，这不仅压缩了各级所用的转换时间，提高了转换速度，并可降低对比较器指标的过高要求。我们的A/D转换器的分辨率小于1mV，但现有的电压比较器很难满足这一要求，如BG307失调电压最小的为1.5mV。使用了误差校正技术后，对比较器死区电压的要求可放宽至 $\pm 62.5\text{mV}$ (即 $0.5^\circ/8$) 以内。

每一级在A/D和D/A转换器的工作皆准确无误的情况下，锯齿波输出电压在0至 V_L 范围内。如果仅仅D/A转换器输出精确，则锯齿波电压可能大于 V_L 或小于0 (见图2 (a)、(b)、(c))。但是，数字输出的等效电压与 $1/8$ 锯齿波电压幅度之和仍然等于输入电压 V_i 。若在A/D转换器中有 $\pm 0.625^\circ$ 的比较失误，则输出信号

$$V_{i+1} = 8(V_i - V_{Fi}) \quad (7)$$

的误差就可达0.5V，这是因为比较器失误产生的误差等效于在输入电压上的误差。如 V_{i+1} 高于 V_L ($= +4\text{V}$) 或低于0则分别表示3位A/D转换器数字输出过大或过小。

例如， $V_i = 3.05^\circ$ ， $V_R = 4^\circ$ ，图3中比较器 CP_0 的阈值电压为3.06V。于是A/D转换器

的数字输出 $X=101$ ，从而 V_r 为 $2.5V$ ， $V_{i+1}=8(3.05-2.5)V=4.40V$ 。

又如， $V_i=1.95V$ ， $V_r=4V$ ， CP_4 的转换电平为 $1.94V$ ，于是 $X=100$ ，从而 V_r 为 $2V$ ， $V_{i+1}=8(1.95-2.0)V=-0.40V$ 。

上述两种情况均需要进行误差校正。首先增添两个附加比较器，其中一个比较器的阈值电平为 $4.0V$ （即等于 V_L ），用来检测高于 $4V$ 的情况。另一个比较器的阈值电平为 $0V$ ，用来检测低于 $0V$ 的情况。当 $V_{i+1} > 4V$ ，第 $i+1$ 级比较器的输出 $+ \Delta X_{i+1}$ 表示第 i 级 A/D 转换器的数字输出低了一个单位增量；而当 $V_{i+1} < 4V$ 时，比较器输出 $- \Delta X_{i+1}$ 表示第 i 级的数字输出高了一个单位增量。然后，利用 $+ \Delta X_{i+1}$ 或 $- \Delta X_{i+1}$ ，通过在 3 位并行加法器中加 1 或减 1，即可增加或减少相应的 A/D 转换器的数字输出。

上例说明误差校正的引入，放宽了对比较器阈值电平的误差要求，同时又允许比较器在模拟信号尚未达到最终稳定值而仍在瞬态时进行比较。在采用此技术前，必须等信号建立至 99.99% 时（即 9.3τ ）才能进行比较，现在可提前至 4.6τ 时比较。因此转换速度比原来提高了 1 倍。




图3 并行3位A/D转换器图




图4 带有误差校正的局部级联式多阈值A/D转换器

2. 斩波式多通道运算放大器

各级的运算放大器将输入模拟信号与 D/A 变换的反馈模拟量之差放大 8 倍（精确到 0.05% 以上），并转换为低阻抗输出，供下一级比较之用。所以要求它的漂移小，响应速度快，输入阻抗高，开环增益大。

为了得到高的带宽增益积以得到高的静态精度和动态精度，我们采用多通道方案。实践证明多通道运算放大器与单通道运算放大器相比，频宽可提高 1—2 个数量级^[3]。为了抑制零点漂移，我们采用斩波式低频直流通路。图 5 为宽频带高增益运算放大器方框图。为保证整机精度，运算电阻的精度应为 0.01%，运算放大器开环增益为 100db，图中 T_1 、 T_2 、 T_3 和 T_4 分别为放大器 G_1 、 G_2 、 G_3 和 G_4 的极点所对应的时间常数，且满足 $T_1 \gg T_2 \gg T_3 \gg T_4$ 。




图5 宽频带高增益运算放大器方框图

3. 倒梯型A/D转换器。

D/A转换器在局部级联式A/D转换器中是一个十分关键的环节。它的绝对精度只决定于电阻和标准电压的绝对精度；它的二进制精度只是它的相对精度。 n 位D/A转换器共有 2^n 个离散的输出值，它们均匀地分布在0和 V_L 两个标准电位之间。

为了缩短转换时间，采用并行D/A转换形式。这类转换器主要有加权电阻转换器、梯型电阻网络转换器、加权电压转换器以及倒梯型电阻网络转换器等。在这些解码器中，并行倒梯型电阻网络解码器较为适宜于高速、高精度的要求。这是因为这种解码器的梯型网络电阻中流过的电流始终不变，模拟开关只是在两个地电位间控制电流的流向。这样就克服了模拟开关工作时，网络的寄生电感、电容的瞬态响应带来的误差。同时网络电阻值也可用得较大，以减少由模拟开关引入的误差，从而基本上解决了在元件的选择上，速度和精度之间的矛盾。综合各种因素，网络电阻较好的折衷值是 $25-50K\Omega$ 。图6表示这种解码器的逻辑图。其中网络电阻的精度为0.01%。




图6 倒置梯型电阻网络解码器

解码网络中的电流开关，选用N沟道MOS型场效应管3DOK-B。这种管子的漏源间的闭态电阻小（3DOK-B的导通电阻 $\leq 50\Omega$ ）、泄漏电流极小。为了减小由于场效应管极间电容 C_{cb} 的存在而产生的尖峰噪声，可用产生一个相反的瞬态过程的方法来进行抵消。一个比较有效的办法是在分流开关栅漏间接入一个补偿电容，使其值尽量接近串联开关的 C_{cb} ，从而大大减弱这种噪声。

4. 再生式比较器

为了克服数字输出的非单值性（这种情况可能发生在并行A/D转换器的某些比较器的阻值附近），把几个比较器接成再生式的，即利用正反馈，使开始状态的比较器迅速完成跃变而达到最终状态。对于正反馈，电路有再生时必须符合以下条件：

$$\frac{A_v(R_2//R_{in2})}{(R_2//R_{in2})+R_F} \geq 1 \quad \dots\dots(8)$$

如果 $R_2//R_{in2}=200\Omega$ ， $R_F=100K\Omega$ ， $A_v=1002$ ，则 $A_v(R_2//R_{in2})/(R_2//R_{in2})+R_F=1002 \times 0.2/0.2+100=2$ ，满足正反馈条件，从而电路只有两个稳定的状态。

由于正反馈，在比较器的某一阈值点上将产生滞后。用输入电压表示的滞后量是：

$$V_D = \frac{(\Delta V_0)(R_2 // R_{in_2})}{(R_2 // R_{in_2}) + R_F} \dots\dots(9)$$

这个量实际上是比较器输入端变化的量，是由于比较器输出信号的反馈部分引起的，正反馈越强，滞后就越大。所以，为防止滞后过大，影响速度，反馈电阻 R_F 值还可取得更小。

我们加再生的比较器有 CP_2, CP_4, CP_6 和 CP_8 （见图8），因为它们的变化一次能引起一位以上的变化。

5、电流型分时式开关。

由于比较器、编码器和解码器等对于信号均存在着时间延迟，输入信号 V_i 与反馈信号不能同时进入放大器A输入端（见图1），从而使放大器进入过饱和状态，严重地限制了转换器速度的提高。

我们采用MOS场效应管电流型分时开关，并用与D/A网络中的开关控制信号互相同步的信号来驱动，使 V_i, V_{Fi} 基本上同时进入放大器，即使放大器永远只对 $V_i - V_{Fi}$ 进行放大，其输出始终 $\leq 4V$ ，因而不会进入饱和。




图8 某些比较器加再生，以防止A/D转换器输出的非单值性

由于采用这种开关，使模拟信号被间断地送入运算放大器，因而产生了类似于斩波器的效果。它切断直流通路，使总偏移由原来超过末尾3位降低至小于最末一位，即使精度由千分之四左右提高到高于万分之二。

此外，还使 V_i, V_{Fi} 两路信号因开关极间电容而引入的尖峰噪声由于相位相反可在一定程度上相互抵消。各级共同合用多种电源，前后各级极易相互影响而产生寄生振荡（这是由于电源线的公共阻抗发生耦合的原因），引入这种开关后，整机寄生振荡得到了有效地抑制。

6、精密标准电压源

标准电压源的精度，对于高速高精度A/D转换器的精度来说是一个最关键的因素。标准电压源的精度必须高于系统精度一个数量级，而其频宽必须宽于系统工作频率。这样高精度的标准电压源采用一般的隐压方式是难于做到的，我们采用了串联型二次隐压电平移位方案。

用相位法或直接利用扫频仪均测得频宽 $\Delta f \leq 250\text{KHz}$ 。用灵敏记录仪测得电压源精度高于0.005%。

四、实验结果

本文叙述的A/D转换器是为测量太阳磁场强度的天文望远镜研制的。实验结果表明，其分辨率达到1mv，转换速度（包括采样—保持器在内）为10万次/秒，相对误差 $<0.025\%$ ，字长12位。总逻辑图示于图11中，表1给出静态直流输入时的实际测量结果。图12示出几种典型波形，其中尖峰是由D/A转换器及电流分时开关引起的（即尖峰噪声），但在允许范围之内。




图11 整机总逻辑图




图12 几种典型波形

表1 实测结果

二进制数 输入电压 (V)	位数												X_{P12} Δ_2	X_{P11} Δ_1	X_{P10} Δ_3	X_{P9} Δ_3	X_{P8} Δ_4	X_{P7} Δ_4
	X_{P1} 2^{-1}	X_{P2} 2^{-2}	X_{P3} 2^{-3}	X_{P4} 2^{-4}	X_{P5} 2^{-5}	X_{P6} 2^{-6}	X_{P7} 2^{-7}	X_{P8} 2^{-8}	X_{P9} 2^{-9}	X_{P10} 2^{-10}	X_{P11} 2^{-11}	X_{P12} 2^{-12}						
0.2070	0	0	0	0	1	1	0	1	0	0	1	1	0	0	0	0	0	0
0.5251	0	0	1	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0
0.6571	0	0	1	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0
0.8031	0	0	1	1	0	0	1	1	0	0	1	1	0	0	0	0	0	0
1.2005	0	1	0	0	1	1	0	0	1	1	0	1	0	0	0	0	0	0
1.7210	0	1	1	0	1	1	1	0	0	0	1	0	0	0	0	0	0	0
1.7719	0	1	1	1	0	0	0	1	0	1	1	0	0	0	0	0	0	0
2.0413	1	0	0	0	0	0	1	0	1	0	1	0	0	0	0	0	0	0
2.3590	1	0	0	1	0	1	1	0	0	1	1	1	0	0	0	0	0	0
2.5361	1	0	1	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0
2.6860	1	0	1	0	1	0	1	1	1	1	1	0	0	0	0	0	0	0
3.1620	1	1	0	1	0	1	1	0	0	1	1	1	0	0	0	0	0	0
3.8600	1	1	1	1	0	1	1	0	1	1	1	1	0	0	0	0	1	0

五、讨 论

关于我们所研制的A/D转换器，需要指出如下几个问题：

(1) 为了使动态误差最小，输入端需引入采样保持电路。正确地采样输入信号的时间长短主要决定于采样开关、保持电容构成的时间常数(τ)和运算放大器的转换速度。要使信号建立至稳定值的99.99% (精确到0.01%)，所需要的采样时间至少为 9.3τ ⁽⁸⁾，但是我们采用了误差校正技术，第一级A/D转换器在 4.6τ 时即可开始工作。

(2) 为了补偿模拟开关的导通电阻，D/A转换器的梯型电阻网络中和运算放大器的反馈电阻回路中都应接入补偿电阻，使总的误差仍保持在0.01%以内。

(3) 要精细地调节标准电压源，保证其绝对精度在0.01%以上。

(4) 地线和噪声问题。本系统是模拟电路和数字电路混合而成的，必须注意两个系统间的相互干扰，否则它将成为降低精度和产生噪声的因素，这是因为两个系统的公共地线阻抗会成为耦合元件，使数字系统和模拟系统的信号间产生耦合，而导致模拟信号电平漂移或呈现残留电压。

噪声的产生除了有地线公共阻抗、电源内阻等耦合元件构成的内部产生源外，还有外部产生源。外部噪声主要是由装置布线的电磁和静电感应引起的，有时也通过D/A、A/D设备和系统的电源产生的。因此安装机器时必须考虑这些因素，使整机噪声减至最小，以便提

高总体精度。

我们采取的措施是：电源变压器用双重屏蔽、模拟系统与数字系统间进行最大限度的隔离（用数据变压器相连接）、模拟系统严格浮地和屏蔽、电源供电用并联方式，以及注意安排地线走向等等。

参 考 文 献

- (1) . H. Schmid, Electronic Design, 16 (1968), 25, 49.
- (2) . H. Schmid, Electronic Design, 16 (1968), 26, 57.
- (3) . 何同杰, 《晶体管运算放大器设计原理》, 科学出版社出版, 1974.
- (4) . H. Schmid, Electronic Design, 16 (1968), 28.
- (5) . C. R. Pearman and A. E. Popodl, Electronics, 37 (1964), 28.
- (6) . H. Schmid, Electronic Analog/Digital conversion, VAN NOSTRAND REINHOLD COMPANY, U. S. September, 1970.
- (7) . D. F. Hocsele, Analog-to-Digital/Digital-to-Analog Conversion Techniques, John Wiley and Sons, Inc. 1968.
- (8) . 蒲生良治, トランジスタ技術, 12 (1975), 169.
- (9) . 长谷川治郎, 定电压装置设计ハンドブック(手册), 日刊工业新闻社.

A HIGH-SPEED HIGH-ACCURECY A/D CONVERTER

Jin Sheng-Jing, Shen Guo-Guang, Guo Hong-De,
Zhang Shu-Zhi, Liu Feng-Rong

(Chan Chun Insitute of Physics)

Abstract

A high-speed high-accuracy partially-cascaded A/D converter is developed which is used with the telescope for observing the solar magnetic field. The major techniques employed for realizing high speed and high accuracy are also considered. The following issues are included in this paper: error compensation, the multichannel chopping operational amplifier, inverted-ladder D/A converter, regenerative comparator, parallel power supply and pay attention to arrange the trend of the earth ect.

For this A/D converter, the word length is 12 bit the resolution power is 1 mv, the relative accuracy less than 0.25%, and the rate is $100,000 \text{ sec}^{-1}$ when, a sampling hold circuit is cascaded in front of it.